
0s
0s
/a1 int 00000000 0000000d 00000000 0000000c 00000000
/b1 int 00000000 00000005 00000000 0000000e 00000000
/c1 int 00000000 00000001 00000000 00000002 00000000
/start enum '0' '1' '0' '1' '0'
/end1 enum '0' '1' '0' '1'
/clk enum '0' '1' '0' '1' '0' '1' '0' '1' '0' '1' '0' '1' '0' '1' '0' '1' '0' '1' '0' '1' '0' '1' '0' '1' '0' '1' '0'
/a(3) enum '0' '1' '0' '1' '0'
/a(2) enum '0' '1' '0' '1' '0'
/a(1) enum '0'
/a(0) enum '0' '1' '0'
/b(3) enum '0' '1' '0'
/b(2) enum '0' '1' '0' '1' '0'
/b(1) enum '0' '1' '0'
/b(0) enum '0' '1' '0'
/c(3) enum '0' '1' '0'
/c(2) enum '0' '1' '0' '1' '0'
/c(1) enum '0' '1' '0' '1'
/c(0) enum '0' '1' '0' '1' '0'
VHDL 2000
0s
200ns
400ns
600ns
800ns
1us
1.2us
1.4us